Год выпуска: 2009
Версия: 14.11b
Разработчик: Syncad
Язык интерфейса: только английский
Таблэтка: Присутствует

Описание: Семейство продуктов от компании SynaptiCAD. Пакет программ, разработанных компанией SynaptiCAD для анализа работы схем. Включает 8 программ для анализа конечных элементов электронных проектов: TestBencher Pro, VeriLogger Pro, WaveFormer Pro, WaveFormer Lite, DataSheet Pro, Timing Diagrammer Pro, BugHunter, Gigawave Viewer. В этой системе синтез тестов выполняет программа TestBencher Pro, которая генерирует HDL-код для шинных синхронных и асинхронных транзакций по временным диаграммам, составляемым пользователем. Система SynaptiCAD является многоуровневой, поскольку возможна совместная работа с программами моделирования на уровнях RTL, вентильном и транзисторном.

Современные интегрированные САПР СБИС состоят из большого числа программ, различающихся ориентацией на различные проектные процедуры и разные типы схем. Наиболее известными создателями интегрированных САПР являются компании Mentor Graphics, Cadence Design Systems, Synopsys. Наряду с ними отдельные программы или группы программ предлагают многие фирмы, работающие в области ECAD. Одной из известных систем синтеза тестов является SynaptiCAD компании Simucad. В этой системе синтез тестов выполняет программа TestBencher Pro, которая генерирует HDL-код для шинных синхронных и асинхронных транзакций по временным диаграммам, составляемым пользователем. Пользователь может корректировать временные диаграммы, и TestBencher Pro их оперативно отрабатывает. Моделирование шинных операций сопровождается фиксацией неожидаемых значений сигналов и транзакций.

Функциональное моделирование (Functional Simulation) позволяет проверить правильность работы схемы. Для этих целей в пакете Libero используется широко известный продукт ModelSim. Кроме того, для генерации тестовых воздействий применяется продукт WaveFormer Lite фирмы SynaptiCAD. Трассировка проекта в выбранную пользователем ПЛИС осуществляется с помощью собственного продукта Designer, который также имеет средство анализа временных характеристик Designer's Timer tool, позволяющее провести статический анализ задержек сигналов на кристалле; средство размещения макросов ChipEdit; средство назначения контактов PinEdit. После размещения и трассировки проекта на кристалле с помощью пакета ModelSim выполняется временное моделирование (timing simulation).

Платформа: Windows 2000/XP/Vista + Linux
Совместимость с Vista: да
Размер:264.15 Mb